包括非易失性存儲器單元的用于生成電壓基準的設備制作方法

包括非易失性存儲器單元的用于生成電壓基準的設備制作方法

包括非易失性存儲器單元的用于生成電壓基準的設備制作方法是由M·帕索蒂 F·德桑蒂斯 R·布雷戈利 D·萊沃恩斯 S·皮特伊 發明開發。

提供了包括非易失性存儲器單元的用于生成電壓基準的設備。一種用于生成基準電壓的設備包括第一非易失性存儲器單元,設置有控制柵極晶體管和讀取晶體管??刂茤艠O晶體管包括柵極端子、主體、第一導電端子和第二導電端子。第一導電端子和第二導電端子被連接在一起以形成控制柵極端子。讀取晶體管包括被連接到控制柵極晶體管的柵極端子以形成浮置柵極端子的柵極端子、主體、第三導電端子和第四導電端子。該設備還包括第二等效存儲器單元。第一非易失性存儲器單元的源極端子和第二等效存儲器單元的源極端子被連接在一起。

[0003] 本發明的實施例提供了一種包括非易失性存儲器單元的用于生成電壓基準的設備。

背景技術

[0004] 電壓調節器(VREG)在現代電子裝置起著非常重要的作用。幾乎所有的系統,不論其類型(模擬、數字或混合)是否所需要電源。

[0005] 復雜系統的電源電壓的規范關于諸如電壓的精度水平、電流生成能力、動態響應等的許多因素變得非常嚴格。這些規范必須由適當的VREG設備來滿足。

[0006] 穩定電壓的絕對值主要取決于電壓生成器(VREF)的內部基準。目前開發和銷售的大多數器件是基于帶隙基準(BGR)原理。這種方法目前在大范圍的電壓調節器中使用。

[0007] 帶隙實現相對簡單,實際上可以應用于任何技術,并且電氣參數都能夠滿足大多數的電流要求。

[0008] 另一方面,如果幾個電氣參數被推到了極點,則帶隙實現可能對于具有特別嚴格要求的一些應用不再應用令人滿意,并且因此不再能夠使用。

[0009] 如今,為了正確操作,所有電子產品都需要至少一個基準電壓?;鶞孰妷旱闹悼梢允菢藴手祷蜃远x值,并且通常在后一種情況下,這些值可以在生產階段被定義或以其他方式在產品的使用期間被“編程”和現場選擇。

[0010] 因此,基準電壓生成器是存在于所有電路中的基本塊,包括完全模擬電路和具有混合信號的電路,如模擬到數字轉換器和數字到模擬轉換器、DC?DC轉換器、調節器、線性低壓差(LDO)電壓調節器以及電壓比較器中的電流基準和比較電壓。

[0011] 新的應用,諸如可穿戴應用,例如智能手表或其他設備,通常需要非常低的功率供應。

[0012] 如上所述的,最廣泛使用和有效的基準生成器之一是所謂的帶隙基準。其命名來自下述事實:在輸出處供應的電壓與所使用的半導體的零度開爾文(通常使用硅,其在室溫下具有1.12eV伏特的帶隙)的值成正比。

[0013] 帶隙電路所基于的原理,特別是對于液晶振蕩器(LCO),可能沒有滿足超低功率系統的要求。

[0014] 具體地,基準電壓的值取決于用于獲得設備的半導體,而這根據溫度顯著變化。

[0015] 在已知解決方案的各種實施例中,基準電壓通過將兩個電壓相加、用相對于彼此的溫度系數適當加權來獲得。例如,在帶隙生成器中,具有負溫度系數(CTAT——與絕對溫度成互補)的電壓通過正向偏置的二極管來獲得,而具有正溫度系數(PTAT?與絕對溫度成比例)的電壓從具有不同區域比率的兩個二極管之間的電壓差獲得。

[0016] 此外,緩沖操作通常有必要用于增加驅動能力或用于獲得不同的電壓(例如,高于帶隙值Vbg的值),并且高的電阻值(千兆歐數量級)是必要的,以便于獲得精確的微調電壓(超低電流比例)。

[0017] 然而,使用超低電流產生了許多缺點,諸如泄漏、難以啟動狀態、帶隙的動態性。

[0018] 因此,在越來越多的應用中,使用基于(嵌入式或低壓差)帶隙原理的電壓基準無法考慮能耗和面積占用的限制。

[0019] 用于獲得剛剛已經描述的經典方式在圖1中示出,圖1示出了利用帶隙原理的基準生成器的典型架構。

[0020] 在本實施例中,代替上述二極管,使用兩個二極管連接的雙極晶體管Q1和Q2?;鶞孰妷涸谶\算放大器的輸出上被獲取。雙極晶體管Q1和Q2經由電阻R1、R2和R3被分別連接到反相引腳和正引腳。

[0021] 這些是被廣泛采用并且可以根據垂直或橫向雙極晶體管是否存在并且根據具體的設計/技術限制在“具體”解決方案中被變換或定制的解決方案。

[0022] 這些解決方案保證了在2%的區域中的精度水平和高于幾微安的電流消耗(如在多倫多大學電氣與計算機工程的K.Phang教授的論文“Low? Voltage,Low? Power? CMOS?Bandgap?References”中的描述的)。

[0023] 在一些情況下,為了抵消過程分布,這也從電阻器的使用中得到,為了獲得精確的基準電壓,校準操作也可能是必要的,那么其必須在SoC(片上系統)的啟動期間被存儲和上傳,以面積和額外的架構復雜化為代價。

[0024] 此外,當電流驅動的電容是必要的時,經典帶隙實現可以需要下游緩沖器的添加,或者以其他方式添加在反相配置中的運算放大器以用于實現高于可由這樣的實現產生的帶隙電壓的電壓。

[0025] 克服這些問題的解決方案因此引起顯著的額外面積占用,并且這成為用于諸如可穿戴設備的小尺寸設備的問題。

[0026] 此外,再次相對于經典實現中,在這些解決方案中存在與使用諸如電阻器的無源組件相關聯的問題,并且需要在布局階段的特別注意。

[0027] 使用電阻器的需要引起了顯著的面積占用,這通常取決于設計技術中存在的設備。

[0028] 必須在布局階段產生以用于實現用于補償過程分布的匹配規則的特別注意產生了進一步的面積占用,同時增加了設備的存儲。

[0029] 此外,對于電阻器,運算放大器的布局還注意對于差分對并且對于電流鏡的匹配的定位和實現。需要該注意以便于減少系統偏移和過程分布。

[0030] 例如,在0.1mm2的區域中的面積通常用于BCD(雙極?CMOS?DMOS)技術中的這些應用。

[0031] 非常嚴格的參數的是靜態電流(I ),這表示調節器靜止時的消耗。市場上存在在Q無負載狀況下將靜態電流(I )的電平向下推至約500nA的各種產品。Q

[0032] 這以下述方式表示電壓調節器的整個電流消耗:該方式使得可以認為調節器以大約100nA工作。

[0033] 能夠在該電平處提供基于帶隙原理的設備,滿足硅的合理面積和電氣參數。

[0034] 如果需要電壓調節器以僅20nA的總電流I 工作,則問題出現。盡管在理論上,利用Q帶隙原理的設備可以以幾納安的偏置電流工作,但是其需要具有千兆歐姆數量級的值的電阻的事實使得該解決方案不可使用。而且,對寄生效應的考慮(漏電流、寄生電容)使得基于帶隙原理的這些設備是禁止的,并且必須考慮其他原理。

[0035] 在市場上目前存在用于克服上述限制的多種解決方案。

[0036] 在消耗減少方面,最有趣的是基于包含在非易失性存儲器單元中的電壓基準。

[0037] 啟示可以從用于將數字信息存儲在電可編程/可擦除非易失性存儲器單元(EEPROM)的現有原理得到。

[0038] 數字信息可以以電荷的形式被存儲在存儲單元中。因此,模擬信息也可以以類似的方式被存儲。

[0039] 上述想法已經被采納。例如,公司Intersil在其的產品中使用生成基準電壓的存儲器單元(參見例如,在URL? http://www.intersil.com/en/products/data?converters/voltage?references.html處標題為電壓基準的文檔提供)。

[0040] 本身中的存儲器單元已經由Xicor公司在2003生產和制造,并且在浮置?柵極?模擬(FGA)單元的名稱下是已知的,并且描述于http://www.businesswire.com/news/home/20030422005199/en/Xicor?Announces?Precision?Voltage?Reference?Technology?Breakthrough。

[0041] 圖2示出了模擬非易失性存儲單元,即,由公司Xicor銷售的FGA單元的原理圖。

[0042] 單元使用在兩個電容器之間產生的浮置端子,即,外部電容器CE和MOSFET的柵極到源極電容器。存儲在單元中的電壓可以經由利用用于供應或移除電荷的隧穿效應的兩個設備進行編程。

[0043] 模擬單元的一個關鍵因素是其用于保持電荷(電壓)的容量,其必須在最壞情況的條件下持續貫穿設備的整個壽命。為此,在浮置柵極端子周圍的所有組件的泄漏必須被最小化。

[0044] 例如,在圖3中圖示了替代帶隙的實現的可能的實施例。

[0045] 圖3示出了基于非易失性存儲器(NVM)單元的電壓基準的原理圖。

[0046] 例如,在Harrison等人的以本申請的名稱提交的美國專利號7,859,911B2中、IEEE電路與系統匯刊II:模擬和數字信號處理第48卷2001年1月第1號第4?11頁的A? CMOS?Programmable? Analog? Memory?Cell? Array? Using? Floating?Gate? Circuits、以及在Microchip,MCP1701演示板用戶指南,2012,20頁中描述了以上其他解決方案。

內容

[0047] 本公開涉及一種新的解決方案,用于提供用于生成基準電壓的電子設備,這還發現了在復雜系統中的各種應用。在各種實施例中,本公開關于用于生成用于具有減少的面積的超低功率系統的電壓基準的應用。該解決方案可以用于例如嵌入式電壓基準并且用于獲得用于高性能低壓差(LDO)設備的差分輸入的主要級。

[0048] 本發明的實施使得能夠獲得能夠生成精確的電壓基準的設備,克服面積的占用和對溫度的顯著依賴性的問題。

[0049] 在具體實施例中,解決方案涉及一種用于生成基準電壓的設備,包括第一非易失性存儲器單元,其包括控制柵極晶體管和讀取晶體管。

[0050] 控制柵極晶體管包括柵極端子、主體以及第一導電端子和第二導電端子,其中第一和第二導電端子被耦合在一起以形成控制柵極端子。

[0051] 此外,讀取晶體管包括被連接到所述控制柵極晶體管的柵極端子以形成浮置柵極端子的柵極端子(Gcg)、主體、第三導電端子和第四導電端子。

[0052] 該設備還包括第二等效存儲器單元。

[0053] 優選地,第一非易失性存儲器單元的源極端子和第二等效存儲器單元的源極端子被連接在一起。

[0054] 最后,基準電壓在浮置柵極端子上被獲取,并且通過存儲器單元的導電端子的供電狀況來確定。

[0055] 模擬NVM單元使得能夠產生呈現良好電氣性能的電子設備。具體地,通過傳統解決方案(帶隙基準)無法被推到特定限制以下的電流消耗可以通過NVM單元的應用而被顯著減少。

[0056] 已經使用上述單元獲得了具有20nA的最小電流消耗的電壓調節器。該設備的總效率可與傳統設備相比,但是在不存在施加負載的狀況下,僅實現20nA的電流消耗。單元有其他優點,即能夠將存儲的電壓編程為期望的值并且還能夠擦除單元。

[0057] 權利要求形成如本文提供的一個或多個實施例的說明書的組成部分。

技術要求書

1.一種用于生成基準電壓的設備,所述設備包括:第一非易失性存儲器單元,包括控制柵極晶體管和讀取晶體管;以及第二等效存儲器單元;其中,所述控制柵極晶體管包括柵極端子、主體、第一導電端子和第二導電端子,所述第一導電端子和所述第二導電端子被連接在一起以形成控制柵極端子;并且其中,所述讀取晶體管包括被連接到所述控制柵極晶體管的所述柵極端子以形成浮置柵極端子的柵極端子、主體、第三導電端子和第四導電端子;其中,所述第一非易失性存儲器單元的讀取晶體管的源極端子和所述第二等效存儲器單元的讀取晶體管的源極端子被連接在一起;并且其中,所述設備被配置為使得所述基準電壓在所述浮置柵極端子上被獲取,并且通過所述第一非易失性存儲器單元和所述第二等效存儲器單元的導電端子的供電狀況來確定。

2.根據權利要求1所述的設備,其中,所述第二等效存儲器單元包括讀取晶體管,所述讀取晶體管具有連接到浮置柵極端子的控制柵極端子。

3.根據權利要求1所述的設備,其中,所述第二等效存儲器單元包括非易失性存儲器單元,所述非易失性存儲器單元包括控制柵極晶體管和讀取晶體管,并且限定第二浮置柵極端子。

4.根據權利要求1所述的設備,其中,在所述第一非易失性存儲器單元中,所述控制柵極晶體管的面積大于所述讀取晶體管的面積。

5.根據權利要求4所述的設備,其中,所述控制柵極晶體管的面積與所述讀取晶體管的面積是比率6:1。

6.根據權利要求1所述的設備,其中,在所述第一非易失性存儲器單元中,所述控制柵極晶體管的面積小于所述讀取晶體管的面積。

7.根據權利要求6所述的設備,其中,所述控制柵極晶體管的面積與所述讀取晶體管的面積是比率1:6。

8.根據權利要求1所述的設備,其中,所述控制柵極晶體管和所述讀取晶體管包括NMOS晶體管。

9.根據權利要求1所述的設備,其中,所述控制柵極晶體管和所述讀取晶體管包括PMOS晶體管。

10.一種電子系統,包括運算放大器和根據權利要求1所述的用于生成基準電壓的設備,其中,用于生成基準電壓的所述設備作為差分對被插入所述運算放大器中,其中,所述第一非易失性存儲器單元的控制柵極端子被連接在所述運算放大器的反相分支上,并且所述第二等效存儲器單元的控制柵極端子被連接在所述運算放大器的非反相分支上。

11.一種電子設備,包括:第一控制柵極晶體管,包括柵極端子、主體、第一導電端子和第二導電端子,所述第一導電端子和所述第二導電端子被連接在一起以形成第一控制柵極端子;第一讀取晶體管,包括被連接到所述第一控制柵極晶體管的柵極端子以形成浮置柵極端子的柵極端子、主體、第三導電端子和第四導電端子,所述第一讀取晶體管的柵極端子被連接到所述第一控制柵極晶體管的柵極端子以形成第一浮置柵極端子;第二控制柵極晶體管,包括柵極端子、主體、第五導電端子和第六導電端子(Scg),所述第五導電端子和所述第六導電端子被連接在一起以形成第二控制柵極端子;以及第二讀取晶體管,包括柵極端子、主體、第七導電端子和第八導電端子,所述第二讀取晶體管的柵極端子被連接到所述第二控制柵極晶體管的柵極端子以形成浮置柵極端子,其中,所述第四導電端子和所述第八導電端子被連接在一起。

12.根據權利要求11所述的電子設備,其中,所述電子設備被配置為使得基準電壓在所述第一浮置柵極端子上被獲取,并且通過所述第一控制柵極端子、所述第二控制柵極端子、所述第三導電端子、所述第四導電端子、所述第七導電端子和所述第八導電端子的供電狀況來確定。

13.根據權利要求11所述的電子設備,其中,所述電子設備包括運算放大器中的差分對。

14.根據權利要求13所述的電子設備,其中,所述第一控制柵極端子被連接在所述運算放大器的反相分支上,并且所述第二控制柵極端子被連接在所述運算放大器的非反相分支上。

15.根據權利要求11所述的電子設備,其中,所述第一控制柵極晶體管具有大于所述第一讀取晶體管的面積的面積。

16.根據權利要求11所述的電子設備,其中,所述第一控制柵極晶體管具有小于所述第一讀取晶體管的面積的面積。

17.一種用于生成基準電壓的設備,所述設備包括:第一非易失性存儲器單元,包括第一控制柵極晶體管和第一讀取晶體管;以及第二非易失性存儲器單元,包括第二控制柵極晶體管和第二讀取晶體管;其中,所述第一控制柵極晶體管包括柵極端子、主體、漏極端子和源極端子,所述漏極端子和所述源極端子被連接在一起以形成第一控制柵極端子;其中,所述第一讀取晶體管包括柵極端子、主體、漏極端子和源極端子,所述第一讀取晶體管的柵極端子被連接到所述第一控制柵極晶體管的柵極端子以形成第一浮置柵極端子;其中,所述第二控制柵極晶體管包括柵極端子、主體、漏極端子和源極端子,所述漏極端子和所述源極端子被連接在一起以形成第二控制柵極端子;其中,所述第二讀取晶體管包括柵極端子、主體、漏極端子和源極端子,所述第二讀取晶體管的柵極端子被連接到所述第二控制柵極晶體管的柵極端子以形成第二浮置柵極端子;并且其中,所述第一讀取晶體管的源極端子和所述第二讀取晶體管的源極端子被連接在一起。

18.根據權利要求17所述的設備,其中,所述設備被配置為使得基準電壓在所述第一浮置柵極端子上被獲取,并且通過所述第一非易失性存儲器單元和所述第二非易失性存儲器單元的導電端子的供電狀況來確定。

19.根據權利要求17所述的設備,其中,所述第一控制柵極晶體管的面積至少是所述第一讀取晶體管的面積的六倍。20.根據權利要求17所述的設備,其中,所述第一控制柵極晶體管的面積至少比所述第一讀取晶體管的面積小六倍。

說明書附圖

圖1

圖2

圖3

圖4

圖5

圖6

圖7

圖8A

圖8B

圖9

圖10