一種DRAM數據接收電路制作方法

一種DRAM數據接收電路制作方法

一種DRAM數據接收電路制作方法是由張曉晨 衛秦嘯 發明開發。

本發明涉及一種DRAM數據接收電路,該電路包括數據接收器和補償電壓產生模塊,數據接收器為多個,所述補償電壓產生模塊為一個或多個,補償電壓產生模塊為一個時,多個數據接收器均與該補償電壓產生模塊連接,補償電壓產生模塊為多個時,兩個或兩個以上數據接收器構成一組數據接收器,一組數據接收器與一個補償電壓產生模塊連接。本發明極大的節省了功耗,在性能要求不是特別高而對功耗要求比較嚴的設計中,可以達到很好的效果。

[0001] 本發明涉及一種DRAM數據接收電路,尤其涉及一種省電的DRAM數據接收電路。

背景技術

[0002] 在DRAM系統中,控制器所發出的命令、地址與數據都需要有特定的數據接收器(receiver)接收,并將其轉化為內部全擺幅的數字邏輯信號。receiver種類有很多,有簡單的CMOS反相器類型的receiver,施密特觸發器類型的receiver,還有補償型CMOS反相器類型的receiver,多級放大器類型的receiver等等。其中,補償型CMOS反相器由于其結構簡單,較小的耗電與較好的數據識別能力,被廣泛應用在SDRAM,DDR1,以及DDR2的芯片中。

[0003] 參見圖1,補償型CMOS反相器型的數據接收器由四個CMOS反相器組成,其原理如下:

[0004] I1輸入接參考電壓(VREF),VREF通常為0.5倍的外部電源電壓;I3輸入輸出首尾相接并與I1的輸出相接。這樣,I3中NMOS管PMOS管就組成了兩個二極管連接的形式,并且會存在從電源到地的貫通電流,通過調整I3中PMOS管與NMOS管的尺寸,可以令VCOM電平等于0.5倍的電源電壓。

[0005] 此時I3中除了電源到地的貫通電流,還會產生I3到I1的補償電流(IC1),IC1有可能為正向電流,即I3的P管到I1的N管的電流;也有可能為負向電流,即I1的P管到I3的N管的電流。

[0006] 令I2尺寸與I1相同,I4尺寸與I3相同,并且I2輸入接輸入電壓(VINP),I4的輸入接VCOM。此時,在I4的輸出到I2的輸出之間,就會產生與IC1相同大小及極性的補償電流(IC2)。

[0007] 當輸入電壓(VINP)等于VREF時,I2與I4的工作狀態與I1與I3的工作狀態完全相同,因此輸出(VOUT)等于VCOM,等于0.5倍的電源電壓。

[0008] 當VINP高于VREF時,I2中N管下拉能力變強,P管上拉能力變弱,而來自I4的補償電流保持不變,因此輸出VOUT被I2的N管拉低。

[0009] 相反,當VINP低于VREF時,I2中N管下拉能力變弱,P管上拉能力變強,而來自I4的補償電流保持不變,因此輸出VOUT被I2的P管拉高。

[0010] 簡單來講,CMOS反相器I2的翻轉閾值被補償到了VREF,當VREF變化時,翻轉閾值也會隨之變化。

[0011] 參見圖2,傳統的DRAM數據接收電路中,I1與I3僅用于產生補償電壓VCOM,而且無論輸入電平的高低,I1與I3始終存在耗電。因此在整個receiver的耗電中,補償電壓產生部分占了幾乎50%的動態耗電與超過70%靜態耗電。

[0012] 并且在傳統的receiver布局中,補償部分(I1,I3)與接收部分(I2,I4)會成對使用,也就是說假設有N個數據接收器,就會存在N個補償單元。這種布局無疑存在很大功耗浪費。

內容

[0013] 本發明為解決背景技術中存在的上述技術問題而提供一種省電的DRAM數據接收電路。

[0014] 本發明的技術解決方案是:本發明為一種DRAM數據接收電路,其特殊之處在于:該電路包括數據接收器和補償電壓產生模塊,數據接收器為多個,所述補償電壓產生模塊為一個或多個,補償電壓產生模塊為一個時,多個數據接收器均與該補償電壓產生模塊連接,補償電壓產生模塊為多個時,兩個或兩個以上數據接收器構成一組數據接收器,一組數據接收器與一個補償電壓產生模塊連接。

[0015] 上述每一數據接收器設置在對應的輸入端口近側。

[0016] 上述補償電壓產生模塊接去耦合電容,所述補償電壓產生模塊兩側設置保護線。

[0017] 上述多個數據接收器設置在多個PAD的中心區位置。

[0018] 上述數據接收器為補償型CMOS反相器型的數據接收器。

[0019] 本發明提供的DRAM數據接收電路,將所有或者部分的receiver刪掉自身的對應的補償電壓產生模塊,轉而使用同一個或者幾個補償電壓產生模塊,極大的節省了功耗,在性能要求不是特別高而對功耗要求比較嚴的設計中,可以達到很好的效果。

技術要求書

1.一種DRAM數據接收電路,該電路包括數據接收器和補償電壓產生模塊,所述數據接收器為補償型CMOS反相器型的數據接收器;所述補償電壓產生模塊包括兩個反相器I1和I3;I1的輸入接參考電壓VREF;I3的輸入輸出首尾相接并與I1的輸出相接;I3中NMOS管PMOS管就組成兩個二極管連接的形式;所述反相器I3的輸入為VCOM;所述數據接收器包括兩個反相器I2和I4;I2的輸入接輸入電壓VINP,I4的輸入接VCOM;I2和I4的輸出接輸出電壓VOUT;其特征在于:所述數據接收器為多個,所述補償電壓產生模塊為一個或多個;所述補償電壓產生模塊為一個時,多個數據接收器均與該補償電壓產生模塊連接;所述補償電壓產生模塊為多個時,兩個或兩個以上數據接收器構成一組數據接收器,一組數據接收器與一個補償電壓產生模塊連接;所述數據接收器各自放在輸入端口附近;所述補償電壓產生模塊放置在所有數據接收器的中心位置。

2.根據權利要求1所述的DRAM數據接收電路,其特征在于:每一數據接收器設置在對應的輸入端口近側。

3.根據權利要求2所述的DRAM數據接收電路,其特征在于:所述補償電壓產生模塊接去耦合電容,所述補償電壓產生模塊兩側設置保護線。

4.根據權利要求3所述的DRAM數據接收電路,其特征在于:多個數據接收器設置在多個PAD的中心區位置。

說明書附圖

圖1

圖2

圖3

圖4

圖5